8.（数电课本第5章）组合逻辑电路

- 组合逻辑电路的概念
- 组合逻辑电路的分析和设计方法
- 常用集成组合逻辑电路及应用
  - 加法器
  - 编码器
  - 译码器
  - 数据选择器

重点

1. 组合逻辑电路的分析与设计方法
2. 常用组合逻辑模块的使用

8.1 引言

数字电路


组合逻辑电路

任一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关。

时序逻辑电路

任一时刻的输出不仅取决于现时的输入，而且还与电路原来状态有关。

8.2组合逻辑电路的特点和功能描述



$$P_1 = f_1(X_1, X_2, \ldots X_n)$$
$$P_2 = f_2(X_1, X_2, \ldots X_n)$$
$$\vdots$$
$$P_m = f_m(X_1, X_2, \ldots X_n)$$

组合逻辑电路仅由各种逻辑门电路构成，信号由输入侧向输出侧单方向传输，不存在反向传输路径，即电路结构上不包含存储单元。因此，组合逻辑电路的当前输入决定当前输出。

8.3 组合逻辑电路的分析和设计方法

8.3.1 组合逻辑电路的分析方法

已知逻辑电路图 → 说明逻辑功能

分 析

➢ 分析方法步骤：

组合逻辑电路图 → 写出逻辑表达式 → 若有必要可以化简 → 列出逻辑真值表 → 分析并说明功能

需要一定的知识积累！

【例1】试分析图示电路的逻辑功能。


逻辑图

1 从输入到输出逐级写出

各级逻辑表达式

2 化简或整理

(最简)与或表达式



$$P=\overline{A\overline{ABC}+B\overline{ABC}+C\overline{ABC}}$$

$$P=\overline{(A+B+C)\,\overline{ABC}}$$

$$=\overline{(A+B+C)}+ABC$$

$$=\bar{A}\bar{B}\bar{C}+ABC$$

(最简)与或表达式


3

$P=\bar{A}\bar{B}\bar{C}+ABC$

列真值表

4

电路的逻辑功能




A	B	C	P
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

一致性判别电路。

当输入完全一致时，输出为“1”。“判一致”

【例2】试分析图示电路的逻辑功能。



$$F_4 = \overline{\overline{A_1B_1} + \overline{A_0B_0}}$$

$$= A_1A_0B_1B_0$$

$$F_3 = A_1B_1 \cdot \overline{A_0B_0}$$


$$= A_1\overline{A_0}B_1 + A_1B_1\overline{B_0}$$

$$F_2 = (A_1B_0) \oplus (A_0B_1)$$

$$F_1 = \overline{\overline{A_0B_0}} = A_0B_0$$

A_1	A_0	B_1	B_0	F_4	F_3	F_2	F_1	逻辑功能
0	0	0	0	0	0	0	0	0×0
0	0	0	1	0	0	0	0	0×1
0	0	1	0	0	0	0	0	0×2
0	0	1	1	0	0	0	0	0×3
0	1	0	0	0	0	0	0	1×0
0	1	0	1	0	0	0	1	1×1
0	1	1	0	0	0	1	0	1×2
0	1	1	1	0	0	1	1	1×3
1	0	0	0	0	0	0	0	2×0
1	0	0	1	0	0	1	0	2×1
1	0	1	0	0	1	0	0	2×2
1	0	1	1	0	1	1	0	2×3
1	1	0	0	0	0	0	0	3×0
1	1	0	1	0	0	1	1	3×1
1	1	1	0	0	1	1	0	3×2
1	1	1	1	1	0	0	1	3×3

【例3】试分析图示电路的逻辑功能。



$P_1 = A \oplus B \oplus C$

$P_2 = \overline{(A \oplus B) \oplus C}$

输入奇数个1校验

输入偶数个1校验

A	B	C	P_1	P_2
0	0	0	0	1
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	0

奇偶校验发生器。

8.3.2 逻辑函数的变换

根据逻辑表达式，可以画出相应的逻辑图，表达式的形式决定门电路的个数和种类。在用电子器件组成实际的逻辑电路时，由于选择不同逻辑功能类型的器件，因此需要将逻辑函数式变换成相应的形式。

(1) 最简与或表达式

- 实现电路的与门少　or
- 下级或门输入端个数少

- 首先是式中乘积项最少
- 乘积项中含的变量最少

与门的输入端个数少

（2）与非—与非式（熟练掌握）

$$Y = A'B + AC'$$

$$= \overline{\overline{A'B + AC'}}$$

①在最简与或表达式的基础上两次取反

$$= \overline{\overline{A'B} \cdot \overline{AC'}}$$

②用摩根定律去掉内层的非号

（3）与或非式（熟练掌握）

$$Y = A'B + AC'$$

①求出反函数的与或式

②求反，得到与或非式

$$Y' = (A + B')\cdot(A' + C)$$

$$= A'B' + AC + B'C \longrightarrow Y = \overline{A'B' + AC}$$

$$= A'B' + AC$$

（4）或与式（了解）

$$Y = A'B + AC'$$

$$= \overline{A'B' + AC}$$

$$= \overline{A'B'} \cdot \overline{AC}$$

$$= (A + B) \cdot (A' + C')$$

①求出与或非式

②利用反演定理写成最简或与式

（5）或非—或非式（了解）

方法一：

$$Y = A'B + AC'$$

$$= \overline{\overline{A'B' + AC}}$$

$$= \overline{\overline{A'B'} + \overline{AC}}$$

$$= \overline{\overline{\overline{A} + B} + \overline{A' + C'}}$$

①求与或非式

②用摩根定理将与或非式中的每个乘积项化为或非式

（5）或非—或非式（了解）

方法二：

$$Y = A'B + AC'$$

$$= (A + B)(A' + C')$$ → ①求或与式


$$= \overline{\overline{(A + B)(A' + C')}}$$ → ②两次取反

$$= \overline{\overline{A + B} + \overline{A' + C'}}$$ → ③用摩根定理去掉内部的非号

8.3.3 组合逻辑电路的设计


根据实际逻辑问题 —设计→ 逻辑电路图

- 设计步骤：




- 分析因果关系，确定输入/输出变量；
- 定义逻辑状态的含意（赋值）
- 列出真值表

【例4】设计一个实现一灯两处控制的逻辑电路，要求无论在楼上还是在楼下都可以分别打开或关掉楼梯上的这盏灯。




1. 进行逻辑抽象，确定输入输出变量，并对其赋值。


设开关*A*、*B*，开关“开”为“1”，“关”为“0”；灯*P*亮为“1”，灭为“0”；设初始状态*A*=0，*B*=0时，*P*=1。



A	B	P
0	0	1
0	1	0
1	0	0
1	1	1


$P = AB + \bar{A}\bar{B}$ 与或式





与非-与非式

$$= \overline{\overline{P}} = \overline{AB + \bar{A}\bar{B}} = \overline{AB} \cdot \overline{\bar{A}\bar{B}}$$



【例5】设计汽车蜂鸣器报警电路，报警规则：当车窗和车门都打开，或者车钥匙处于点火位置且车门打开时，汽车蜂鸣器发出报警信号。用与非门实现该逻辑电路。

(1) 进行逻辑抽象，确定输入输出变量，并进行逻辑赋值。

蜂鸣器是否发出报警取决于车窗W 、车门D 的状态和车钥匙K的位置。设车窗和车门打开为“1”，关闭为“0”，车钥匙处于点火位置时K=1，蜂鸣器发出报警信号时F=1表示。


(2) 一般步骤：列真值表，填写卡诺图并化简，得最简与或式

本例可直接写表达式

$$F = WD + KD$$

(3) 用与非门实现逻辑电路

$$F = \overline{\overline{WD + KD}} = \overline{\overline{WD} + \overline{KD}}$$



【例6】已知某房间供暖控制系统的功能：白天室温低于20°C时供暖；晚上室温低于17°C时供暖。设计逻辑电路，实现供暖系统的控制功能，要求其输出信号*F*仅在需要供暖时为高电平信号。用与或非门实现该逻辑电路。


(1) 进行逻辑抽象，确定输入输出变量，并赋值。

设以变量*A*=1 表示晚上，*A*=0 表示白天；用变量*B*、*C*表示两个温度阈值：如果室温高于20°C时，*B*为1，室温高于17°C时，*C*为1；供暖系统供暖时输出高电平用*F*=1 表示。

(2) 根据逻辑要求，列真值表（也可直接列出卡诺图）

注意：无论白天还是晚上，*B*=1、*C*=0的取值组合情况是不可能出现的，因为室温不可能既低于17°C又高于20°C。因此，这种取值组合相对应的输出以“×”表示。

A	B	C	F
0	0	0	1
0	0	1	1
0	1	0	×
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	×
1	1	1	0




(4) 画出逻辑图

(3) 写出逻辑函数式，并化简。

$$\overline{F} = B + AC$$

$$F = \overline{\overline{F}} = \overline{B + AC}$$




8.4 加法器

计算机的基本功能是实现算术运算，其基础是加法运算，用加法器实现。减法运算可以用加法器实现，而运用多次加法运算可以实现乘法运算，而运用多次减法运算可以实现除法运算 。

（1）1位二进制加法电路

① 半加器(half adder)

实现2个1位二进制数的加法运算，并输出和与进位信号的逻辑电路。



	0	
+	0	
0	0	

	0	
+	1	
0	1	

	1	
+	0	
0	1	

	1	
+	1	
1	0	


半加器的真值表


A_0	B_0	C_0	S_0
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$S_0 = \bar{A}_0 B_0 + A_0 \bar{B}_0 = A \oplus B$$

$$C_0 = A_0 B_0$$


半加器的逻辑符号





② 全加器(full adder)

实现3个1位二进制数的加法运算，输出“和”与“进位信号”的逻辑电路。



全加器的逻辑符号


$$\begin{array}{r} A_i \\ B_i \\ +\ C_{i-1} \\ \hline C_i\ S_i \end{array}$$

向高位的进位

来自于低位的进位

A_i	B_i	C_{i-1}	C_i	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

A_i	B_i	C_{i-1}	C_i	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1




$$S_i = \sum m(1,2,4,7) = \bar{A}_i \bar{B}_i C_{i-1} + \bar{A}_i B_i \bar{C}_{i-1} + A_i \bar{B}_i \bar{C}_{i-1} + A_i B_i C_{i-1}$$

$$= A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = \sum m(3,5,6,7)$$

$$= A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$

【例】分析电路的逻辑功能。



$$P_1 = \overline{A_i B_i}$$


$$P_2 = \overline{\overline{A_i P_1} \cdot \overline{B_i P_1}} = A_i \overline{A_i B_i} + B_i \overline{A_i B_i} = A_i \bar{B}_i + \bar{A}_i B_i = A_i \oplus B_i$$

$$S_i = P_2 \oplus C_{i-1} = A_i \oplus B_i \oplus C_{i-1} = \sum m(1,2,4,7)$$

$$C_i = \overline{\overline{P_1 \bullet P_2} \bullet C_{i-1}} = \bar{P}_1 + P_2 \bullet C_{i-1} = A_i B_i + (A_i \oplus B_i) C_{i-1} = \sum m(3,5,6,7)$$

（2）多位加法电路


按照多位数码的加法运算规则，2个多位数码的加法运算先从被加数和加数的最低有效位(LSB)开始，计算其本位和，并依次向相邻的高位送出进位信号，直至完成被加数和加数的最高有效位(MSB)的全加运算。



4位二进制数的串行进位加法电路

➢ 集成4位加法器

—74LS283（超前进位/并行进位加法器）




超前进位加法器

基本原理：加到第i位的进位输入信号是两个加数第i位以前各位（0~i-1）的函数，可在相加前由A,B两数确定。

优点：快，每1位的和及最后的进位基本同时产生。

缺点：电路复杂。



$$i = 0 : (CI)_0 = 0$$

$$S_0 = A_0 \oplus B_0 \oplus (CI)_0$$

$$(CO)_0 = A_0 B_0 + (A_0 + B_0)(CI)_0$$

$$i = 1 : \quad (CI)_1 = (CO)_0$$

$$S_1 = A_1 \oplus B_1 \oplus (CO)_0$$

$$= A_1 \oplus B_1 \oplus (A_0 B_0 + (A_0 + B_0)(CI)_0)$$


$$(CO)_1 = A_1 B_1 + (A_1 + B_1)(CO)_0$$

$$= A_1 B_1 + (A_1 + B_1)(A_0 B_0 + (A_0 + B_0)(CI)_0)$$


$$i = 2 \cdots$$

集成4位加法器的级联

——扩展为8位二进制数的加法电路




【例】分析由集成四位加法器74LS283构成电路的逻辑功能。



实现4位二进制数$A_3A_2A_1A_0$与4位二进制数$D_3D_2D_1D_0$的补码的加法运算——2个4位二进制数的减法运算

【例】由集成4位全加器74LS283和或非门构成代码转换译码电路如图所示。已知输入$DCBA$为8421BCD码，分析电路输出$S_3S_2S_1S_0$为何种编码。



$$B_3 = B_0 = 0$$

$$B_2 = B_1 = \overline{\overline{D+C}+\overline{D+B}+A}$$

$$= D + AC + BC$$

$$\begin{array}{r} A_3\ A_2\ A_1\ A_0 \\ +\ B_3\ B_2\ B_1\ B_0 \\ \hline C_4\ S_3\ S_2\ S_1\ S_0 \end{array}$$

输入8421BCD码

简化真值表


输入8421BCD				加数				输出2421BCD码			
D	C	B	A	B_3	B_2	B_1	B_0	S_3	S_2	S_1	S_0
0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	0	1	0
0	0	1	1	0	0	0	0	0	0	1	1
0	1	0	0	0	0	0	0	0	1	0	0
0	1	0	1	0	1	1	0	1	0	1	1
0	1	1	0	0	1	1	0	1	1	0	0
0	1	1	1	0	1	1	0	1	1	0	1
1	0	0	0	0	1	1	0	1	1	1	0
1	0	0	1	0	1	1	0	1	1	1	1

8.5 编码器

编码：用二进制代码来表示某一信息（文字、数字、符号）的过程。

实现编码操作的电路称为**编码器**。

逻辑功能：将输入的每个高/低电平信号编成一个对应的二进制代码。



编码器：实现编码操作的逻辑电路，是多输入、多输出的组合逻辑电路。


1、二进制编码器


——用n位二进制代码对$N(=2^n)$个对象进行编码的电路。

$N(=2^n)$个输入变量，任意时刻只有一个有效；


n个输出变量，即二进制数码的位数；

【例1】设计二进制编码器，为上、下、左、右四个表示方向的按键进行编码。要求每次只有一个按键按下，并且当任一按键按下时，编码器还可以输出一个标志信号通知微处理器执行相应的按键处理功能。





设变量S_0、S_1、S_2、S_3分别表示上、下、左、右四个方向按键。当按键按下时变量取值为“0”，反之为“1”；四个按键可以用2位二进制数D_0、D_1表示，编码器输出的标志信号为INT_0，设有按键按下时，INT_0=1。



根据设计要求，列真值表。因为电路要求每次只有一个按键按下,因而有11种输入变量取值组合情况不可能出现，与这些取值组合相对应的输出以“×”表示。

电路的简化真值表

S_3	S_2	S_1	S_0	D_1	D_0	INT_0
1	1	1	0	0	0	1
1	1	0	1	0	1	1
1	0	1	1	1	0	1
0	1	1	1	1	1	1
1	1	1	1	0	0	0

D_1 S_3S_2 \ S_1S_0	00	01	11	10
00	×	×	×	×
01	×	×	1	×
11	×	0	0	0
10	×	×	1	×

$$\overline{D_1} = S_3S_2 \qquad D_1 = \overline{S_3S_2}$$


S_3	S_2	S_1	S_0	D_1	D_0	INT_0
1	1	1	0	0	0	1
1	1	0	1	0	1	1
1	0	1	1	1	0	1
0	1	1	1	1	1	1
1	1	1	1	0	0	0

D_0 \ S_1S_0 / S_3S_2

S_3S_2 \ S_1S_0	00	01	11	10
00	×	×	×	×
01	×	×	1	×
11	×	1	0	0
10	×	×	0	×

INT_0 \ S_1S_0 / S_3S_2

S_3S_2 \ S_1S_0	00	01	11	10
00	×	×	×	×
01	×	×	1	×
11	×	1	0	1
10	×	×	1	×



$$D_1 = \overline{S_3 S_2}$$


$$D_0 = \overline{S_3 S_1}$$

$$INT_0 = \overline{S_3 S_2 S_1 S_0}$$

2、优先编码器

——在有多个信号同时输入时，优先为高级信号进行编码操作的电路。

【例2】设计优先编码电路。按键S_3的级别最高，依次降低，S_0 级别最低。



代表1100、1101两种输入取值组合。

代表1000、1001、1010、1011四种输入取值组合。

代表0000、0001、0010、0011、0100、0101、0110、0111八种输入取值组合。

电路的简化真值表


S_3	S_2	S_1	S_0	D_1	D_0	INT_0
1	1	1	0	0	0	1
1	1	0	×	0	1	1
1	0	×	×	1	0	1
0	×	×	×	1	1	1
1	1	1	1	0	0	0


D_1 S_3S_2 \ S_1S_0	00	01	11	10
00	1	1	1	1
01	1	1	1	1
11	0	0	0	0
10	1	1	1	1


$$D_1 = \overline{S_3 S_2}$$

由于优先编码器允许多个信号同时输入，输入信号的所有取值都有确定的输出编码，因此优先编码器对输入信号没有约束。

S_3	S_2	S_1	S_0	D_1	D_0	INT_0
1	1	1	0	0	0	1
1	1	0	×	0	1	1
1	0	×	×	1	0	1
0	×	×	×	1	1	1
1	1	1	1	0	0	0








$$D_1 = \overline{S_3 S_2}$$

$$D_0 = \overline{S_3} + S_2 \overline{S_1}$$

$$INT_0 = \overline{S_3 S_2 S_1 S_0}$$

3、集成优先编码器

常用的优先编码器有十进制-BCD码编码器74LS147、8线-3线编码器74LS148等多种集成产品。



8线-3线编码器74LS148的框图

低电平表示“电路工作，但无编码输入”

输入									输出				
$\overline{EI}$	$\overline{I}_0$	$\overline{I}_1$	$\overline{I}_2$	$\overline{I}_3$	$\overline{I}_4$	$\overline{I}_5$	$\overline{I}_6$	$\overline{I}_7$	$\overline{Q_C}$	$\overline{Q_B}$	$\overline{Q_A}$	$\overline{EO}$	$\overline{GS}$
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	X	X	X	X	X	X	X	0	0	0	0	1	0
0	X	X	X	X	X	X	0	1	0	0	1	1	0
0	X	X	X	X	X	0	1	1	0	1	0	1	0
0	X	X	X	X	0	1	1	1	0	1	1	1	0
0	X	X	X	0	1	1	1	1	1	0	0	1	0
0	X	X	0	1	1	1	1	1	1	0	1	1	0
0	X	0	1	1	1	1	1	1	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	0

电路工作，且有编码输入


输入：逻辑0(低电平）有效　　输出：逻辑0(低电平）有效

附加输出信号的状态及含意

$\overline{EO}$	$\overline{GS}$	状态
1	1	不工作
0	1	工作，但无输入
1	0	工作，且有输入
0	0	不可能出现


➢ 74LS148扩展应用

例： 用两片8线-3线优先编码器





16线-4线优先编码器

将 $\overline{A}_0 \sim \overline{A}_{15}$ 16个低电平输入信号编为0000~1111，16个4位二进制代码，其中，$\overline{A}_{15}$ 的优先权最高，$\overline{A}_0$ 的优先权最低。



- 第II片为高优先权
- 只有II无编码输入时，I才允许工作


$\overline{I_0}$ $\overline{I_1}$ $\overline{I_2}$ $\overline{I_3}$ $\overline{I_4}$ $\overline{I_5}$ $\overline{I_6}$ $\overline{I_7}$
$\overline{I_8}$ $\overline{I_9}$ $\overline{I_{10}}$ $\overline{I_{11}}$ $\overline{I_{12}}$ $\overline{I_{13}}$ $\overline{I_{14}}$ $\overline{I_{15}}$
1 1 1 1 0 1 0 1
I0 I1 I2 I3 I4 I5 I6 I7 EI
74LS148 (I)
74LS148 (II)
EO QC QB QA GS
1 1 1
1
0 0 1 0
B_0 B_1 B_2 B_3
0 1 1 1


$\overline{I_0}$ $\overline{I_1}$ $\overline{I_2}$ $\overline{I_3}$ $\overline{I_4}$ $\overline{I_5}$ $\overline{I_6}$ $\overline{I_7}$
1 1 0 1 0 1 0 1
I0 I1 I2 I3 I4 I5 I6 I7 EI
74LS148 (I)
EO QC QB QA GS
0 0 1
$\overline{I_8}$ $\overline{I_9}$ $\overline{I_{10}}$ $\overline{I_{11}}$ $\overline{I_{12}}$ $\overline{I_{13}}$ $\overline{I_{14}}$ $\overline{I_{15}}$
1 1 1 1 1 1 1 1
I0 I1 I2 I3 I4 I5 I6 I7 EI
74LS148 (II)
EO QC QB QA GS
0 1 1 1 1
B_0 B_1 B_2 B_3
0 1 1 0

8.6 译码器

从逻辑关系上看，译码是编码的逆过程。译码器是将输入的二进制代码转换成相应的输出信号。

逻辑功能：将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。

译码器分为通用译码器和显示译码器。

（1）二进制译码器

——最小项译码器、*N*中取一译码器、*n*线-*N*线译码器。


n：输入变量的个数，二进制码的位数；

N：输出变量的个数，$N=2^n$。

2^n个输出中只有一个为1（或为0），其余全为0（或为1）。

➢ 集成3位二进制译码器 ——74HC138

（输入高电平/输出低电平有效）



$$EN = E_3 E_2 E_1 = E_3 \cdot \overline{\overline{E}_1} \cdot \overline{\overline{E}_2}$$


EN=1,译码器正常工作

3线—8线译码器74HC138功能表

输入					输出							
使能		选择										
E_3	$\overline{E}_2+\overline{E}_1$	B_2	B_1	B_0	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$	$\overline{Y}_4$	$\overline{Y}_5$	$\overline{Y}_6$	$\overline{Y}_7$
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

74HC138（3线-8线译码器）

当$E_3=1,\overline{E_2}=0,\overline{E_1}=0$，即$EN=E_3\cdot\overline{E}_1\cdot\overline{E}_2$=1时，可得输出：




74LS138的逻辑符号

$\overline{Y}_i=\overline{m}_i$ 最小项译码器

➢译码器的应用

① 译码器的级联——构成4线-16线译码器



② 实现任意组合逻辑函数的设计

基本原理： 3位二进制译码器给出3变量的全部最小项；

……

*n*位二进制译码器给出*n*变量的全部最小项；

任意函数

将*n*位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于*n*的组合函数。

【例】用74HC138和与门/或者与非门实现逻辑函数。

$$P = AC + BC$$

$$P = AC + BC = A\bar{B}C + ABC + \bar{A}BC$$


$$P(A,B,C) = \sum m(3,5,7)$$

$$P(A,B,C) = \overline{\overline{\sum m(3,5,7)}} = \overline{\overline{m_3} \cdot \overline{m_5} \cdot \overline{m_7}}$$


$$\bar{P}(A,B,C) = \sum m(0,1,2,4,6)$$

$$P(A,B,C) = \overline{\sum m(0,1,2,4,6)} = \overline{m_0}.\overline{m_1}.\overline{m_2}.\overline{m_4}.\overline{m_6}$$

$$P(A,B,C) = \overline{m_0}.\overline{m_1}.\overline{m_2}.\overline{m_4}.\overline{m_6}$$




$$P(A,B,C) = \overline{\overline{m_3} \bullet \overline{m_5} \bullet \overline{m_7}}$$



（2）显示译码器

将一种编码转换为十进制码或特定编码(例如，数码管的七段码)，并通过显示器件将译码器的输出状态显示出来的电路。

➢ 显示器件





被动显示器件

功耗低




显示控制电路复杂


LED
Light-Emitting Diode


LCD
Liquid Crystal Display

➢ LED显示器

共阴极数码管—驱动电平为高电平有效







共阳极数码管——驱动电平为低电平有效

➢ 中规模显示译码器


74LS48——驱动共阴极LED的显示译码器，输出高电平有效

74LS47——驱动共阳极LED的显示译码器，输出低电平有效


灭灯输入/
动态灭灯输出


动态灭灯输入

试灯输入




74LS47、74LS48显示字型与数据输入的之间对应关系

0	1	2	3	4	5	6	7
0000	0001	0010	0011	0100	0101	0110	0111
							


8	9	10	11	12	13	14	15
1000	1001	1010	1011	1100	1101	1110	1111
							

74LS47功能表（驱动共阳极数码管）

控制输入			数据输入				七段码输出
$\overline{BI}/\overline{RBO}$	$\overline{LT}$	$\overline{RBI}$	D	C	B	A	a b c d e f g
0	×	×	×	×	×	×	1 1 1 1 1 1 1
1	0	×	×	×	×	×	0 0 0 0 0 0 0
0	1	0	0	0	0	0	1 1 1 1 1 1 1
1	1	1	0000~1111				显示字型



中规模显示译码器74LS47、74LS48的级联：



当中规模显示译码器的$\overline{RBI}$=0，且芯片的数据输入[DCBA]=0000时，具备灭灯条件，此时该芯片$\overline{RBO}$输出低电平，$\overline{RBO}$=0 。


LED显示数据的个位和小数点后第1位可以正常显示数据，而其余整数位和小数位的“0”是否显示，则受前一级或后一级显示译码器输出的$\overline{RBO}$信号控制。

8.7 数据选择器


定义：根据需要从多路信号中选择一路送到公共数据线上的逻辑电路（又称多路选择器or多路开关）

输入端：2^n个；

输出端：1个。




➢ 2选1数据选择器




A	F
0	D_0
1	D_1

$$F = \overline{A}D_0 + AD_1$$



➢ 4选1数据选择器

使能控制	选择输入		数据输出
$\overline{EN}$	A_1	A_0	Y
1	×	×	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3




$$Y=(\overline{A_1}\,\overline{A_0}D_0+\overline{A_1}A_0D_1+A_1\overline{A_0}D_2+A_1A_0D_3)\overline{\overline{EN}}$$

$$=(m_0D_0+m_1D_1+m_2D_2+m_3D_3)\overline{\overline{EN}}=\left(\sum_{i=0}^{3}m_iD_i\right)\overline{\overline{EN}}$$

➢ 中规模数据选择器

◆ 双4选1数据选择器(74LS153)




74LS153的逻辑符号及引脚图

$$Y_1 = (\overline{A_1}\,\overline{A_0}D_{10} + \overline{A_1}A_0D_{11} + A_1\overline{A_0}D_{12} + A_1A_0D_{13})\overline{\overline{EN_1}} = \left(\sum_{i=0}^{3} m_i D_{1i}\right)\overline{\overline{EN_1}}$$

$$Y_2 = (\overline{A_1}\,\overline{A_0}D_{20} + \overline{A_1}A_0D_{21} + A_1\overline{A_0}D_{22} + A_1A_0D_{23})\overline{\overline{EN_2}} = \left(\sum_{i=0}^{3} m_i D_{2i}\right)\overline{\overline{EN_2}}$$

◆8选1数据选择器（74LS151、74LS251）



74LS151的逻辑符号及引脚图

三态输出，使能输入高电平，输出高阻。

$\overline{EN}$ =1时,选择器被禁止,无论地址码是什么,Y总是等于0。

$$\overline{\overline{EN}} = 0$$


$$Y = (\overline{A}_2\overline{A}_1\overline{A}_0)D_0 + (\overline{A}_2\overline{A}_1A_0)D_1 + (\overline{A}_2A_1\overline{A}_0)D_2 + (\overline{A}_2A_1A_0)D_3$$

$$+ (A_2\overline{A}_1\overline{A}_0)D_4 + (A_2\overline{A}_1A_0)D_5 + (A_2A_1\overline{A}_0)D_6 + (A_2A_1A_0)D_7 = \sum_{i=0}^{7} m_i D_i$$

➢ 数据选择器的应用

① 数据选择器的扩展

◆ 2个4选1数据选择器扩展为8选1数据选择器




$$Y = Y_1 + Y_2$$

$$Y_1 = \overline{A_2} \cdot \sum_{i=0}^{3} m_i D_i$$

$$Y_2 = A_2 \cdot \sum_{i=4}^{7} m_i D_i$$

◆ 4个8选1和1个4选1数据选择器扩展为32选1数据选择器



A_4	A_3	
0	0	MUX(I)被选中
0	1	MUX(II)被选中
1	0	MUX(III)被选中
1	1	MUX(IV)被选中

➢ 数据选择器的应用


② 实现任意组合逻辑电路的设计

任意组合逻辑函数均可以写成标准与或式，数据选择器的输出可以写成最小项之和的形式。因此，可以用数据选择器实现任意组合逻辑电路的设计。

基本原理

$$Y_1 = D_{10}(\bar{A}_1\bar{A}_0) + D_{11}(\bar{A}_1 A_0) + D_{12}(A_1\bar{A}_0) + D_{13}(A_1 A_0)$$

$$= \sum_{i=0}^{3} D_{1i} m_i$$



具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于 $n+1$ 的组合函数。

逻辑函数

1

n个地址变量的数据选择器，不需要增加门电路，最多可实现$n+1$个变量的函数。

确定数据选择器

2

确定地址变量

$$L=\bar{A}\bar{B}C+\bar{A}B\bar{C}+AB$$

1

3个变量，选用4选1数据选择器。

选用74HC153

2

74HC153有两个地址变量。

$A_1=A$、$A_0=B$

3

求D_i

3

（1）公式法

函数的标准与或表达式：

$$L = \bar{A}\bar{B}C + \bar{A}B\bar{C} + AB$$

$$= \bar{A}_1\bar{A}_0C + \bar{A}_1A_0\bar{C} + A_1\bar{A}_0 \cdot 0 + A_1A_0 \cdot 1$$

4选1数据选择器输出信号的表达式：

$$Y = \bar{A}_1\bar{A}_0D_0 + \bar{A}_1A_0D_1 + A_1\bar{A}_0D_2 + A_1A_0D_3$$

比较L和Y，得：


$$D_0 = C、\ D_1 = \bar{C}、\ D_2 = 0、\ D_3 = 1$$

4


画连线图

4

$$L = \bar{A}\bar{B}C + \bar{A}B\bar{C} + AB$$



数据选择器和数据分配器一起构成数据分时传送系统




组合逻辑电路小结


一、组合逻辑电路的特点

组合逻辑电路是由各种门电路组成的没有记忆功能的电路。它的特点是任一时刻的输出信号只取决于该时刻的输入信号，而与电路原来所处的状态无关。

二、组合逻辑电路的分析方法



三、组合逻辑电路的设计方法



四、常用中规模集成组合逻辑电路

1.编码器：将输入的电平信号编成二进制代码的电路。主要包括二进制编码器、优先编码器等。

2.译码器：将输入的二进制代码译成相应的电平信号。主要包括二进制译码器、显示译码器等。

3.数据分配器：在地址码的控制下，将一路输入信号传送到多个输出的电路。常用于数据传输中的串-并转换。无专用芯片，可用二进制集成译码器实现。

4.数据选择器：在地址码的控制下，在同一时间内从多路输入信号中选择相应的一路信号输出的电路。常用于数据传输中的并-串转换。

5.加法器：实现两组多位二进制数相加的电路。

6.数值比较器：比较两组多位二进制数大小的电路。

五、用中规模集成电路实现组合逻辑函数

1.数据选择器： 多输入单输出的组合逻辑电路，适用于实现单输出组合逻辑函数。n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的函数。

2.二进制译码器： 输出端提供了输入变量的全部最小项，而且每个输出端对应一个最小项，因此，二进制译码器辅以门电路(非门/与非门)后，适合用于实现单输出or多输出的组合逻辑函数。n个地址变量的二进制译码器，最多可实现n个变量的函数。

注：所有芯片均不要求掌握内部电路，即不要求设计（课上讲的芯片内部电路设计，同学们只需要了解设计方法即可）。

本章练习

HDL的题目不做，习题5、9、13不做，其余（自我检测和习题）均可练习

建议必做习题：3、6、7、12、14、15。

雨课堂收的作业：习题7、12。